Direitos de propriedade intelectual e saúde pública: das normas de regulação às práticas de exame de patentes na área farmacêutica no Brasil.

Este trabalho discute o patenteamento farmacêutico no Brasil por meio de análises dos exames de patentes propriamente ditos, com a entrada em vigor da atual lei da propriedade industrial (Lei 9.279/1996). Para a compreensão de como funciona o exame de patentes, parte-se da apresentação de conceitos basilares da propriedade industrial. É dado destaque à importância das patentes como fonte de informação tecnológica (pesquisa bibliográfica em bancos de patentes e para a recuperação das informações contidas nestes documentos). Neste ponto, apresenta-se um estudo sobre as patentes relacionadas ao efavirenz, por tratar-se de um caso excepcional na discussão sobre propriedade industrial e saúde pública; já que ele foi o primeiro medicamento licenciado compulsoriamente pelo Governo brasileiro (dentro da política de controle da epidemia da Aids). Em seguida, o problema da associação entre os direitos de propriedade industrial e o acesso a medicamentos é abordado em dois capítulos relevantes: i) as questões sobre a atenteabilidade de polimorfos de fármacos; e ii) os procedimentos técnicos adotados no exame de patentes farmacêuticas no âmbito da Coordenação de Propriedade Intelectual da ANVISA (COOPI-ANVISA) e do Instituto Nacional da Propriedade Industrial (INPI). De fato, o primeiro tratado internacional relativo à propriedade industrial, a Convenção da União de Paris (CUP, de 1883), já propugnava o princípio da independência das patentes, ou seja, que cada país tem liberdade para decidir sobre a patenteabilidade ou não dos diferentes produtos e processos de invenção. Mais tarde, o Acordo TRIPS (de 1995) não vedará aos países a adoção de escopos de proteção distintos, visando o equilíbrio entre os interesses públicos e privados em diferentes domínios tecnológicos, nos diferentes países. Finalmente, a Declaração de Doha, de 2001, prevê dispositivos flexibilizadores de modo a favorecer precisamente políticas de saúde e acesso a medicamentos pela utilização de salvaguardas dos direitos de propriedade intelectual no exame de pedidos de patentes. Conclui-se, neste trabalho, que aspectos técnicos e jurídicos inerentes ao patenteamento aliados à capacidade política de decisão em favor da implementação de flexibilidades no exame de pedidos patentes de fármacos e medicamentos podem ser mais ou menos favoráveis à saúde pública.

Saúde pública, inovação farmacêutica e propriedade intelectual: o desenvolvimento de um novo medicamento contra a malária no Brasil

Esta dissertação tem como objetivo estudar a relação entre propriedade intelectual, inovação e saúde pública, com foco na análise do consórcio farmacêutico para desenvolvimento do medicamento combinação em dose fixa artesunato-mefloquina (ASMQ) contra a malária. A concepção dessa iniciativa se insere num momento histórico, final dos anos 1990 e início dos anos 2000, em que estudos apontaram a insuficiência da pesquisa e desenvolvimento para as doenças negligenciadas. Na época, o cenário da malária era particularmente preocupante, dada a disseminação de resistência aos medicamentos disponíveis e à falta de perspectiva do lançamento de novos produtos contra a doença. Para proteger a última classe de antimaláricos eficazes, a saber,os derivados a base de artemisinina, uma estratégia encontrada foi a do recurso à terapia combinada a base de artemisinina (artemisinin based combination therapy ACT). Contudo, dos 4 ACTs recomendados pela OMS em 2001, apenas 1 se encontrava disponível no mercado. O projeto FACT foi então criado, em 2002, com o propósito de desenvolver dois novos ACTs artesunato-mefloquina e artesunato-amodiaquina. O consórcio do ASMQ, por suas especificidades, em particular a produção de inovação por um laboratório público do Sul e a circulação Sul-Sul de conhecimentos e tecnologias , o tornam de interesse para estudos nos campos da bioética e da saúde pública; tendo sido, por isso, escolhido como objeto desta dissertação. O estudo se apoiou em pesquisa bibliográfica, de fundamental relevância para a compreensão dos problemas de acesso e de disponibilidade de novos produtos para doenças negligenciadas, decorrentes de um modelo de inovação farmacêutica sustentado em patentes. De forma complementar, foram feitos: i) trabalho de observação durante a 65a Assembleia Mundial da Saúde, da Organização Mundial da Saúdem, evento de importância para os debates sobre propriedade intelectual e interesse público; e ii) entrevistas com integrantes de equipes das duas principais instituições participantes do consórcio FACT (Farmanguinhos/Fiocruz e DNDi).

"Google News" y el impacto de la Ley de Propiedad Intelectual en la prensa: un nuevo amanecer para la información

2015 se recordará como el gran año del cambio en los medios de comunicación, especialmente para la prensa. A lo largo del mismo se ha llevado a cabo una enconada lucha entre los editores y Google News, a la que se han sumado Yahoo News, Facebook, LinkedIn, Twitter, etc., para determinar quién debe pagar por los contenidos, quién los creará, quién los distribuirá y quién y cómo los leerá. Nuevos pactos para nuevos lectores. Nuevos acuerdos para reflotar económicamente la prensa. Y todo ello bajo el paraguas de la Ley de Propiedad Intelectual en España y otras similares que se irán publicando o adaptando en Europa. Se ofrece un estudio y análisis de la situación previa al establecimiento de dicha ley y las consecuencias de su aplicación.

Doenças negligenciadas e patentes de fármacos: uma análise da garantia ao direito à saúde através do novo paradigma colaborativo

O presente trabalho busca analisar o problema da falta de produção de novas pesquisas e medicamentos para doenças negligenciadas. Doenças negligenciadas serão consideradas aqui como aquelas doenças que atingem a parcela da população mundial mais pobre, não recebendo combate adequado por parte do Estado e da indústria farmacêutica para a produção de novas pesquisas e drogas. Nesse contexto, a Organização Mundial da Saúde propõe para superar a falta de pesquisa e desenvolvimento de novos medicamentos destinados ao combate de doenças consideradas negligenciadas, além de incentivos fiscais e financiamento público e privado no processo de produção de novas drogas, o reforço nos direitos de propriedade intelectual. O grande problema é que o reforço no sistema da propriedade intelectual não significa, necessariamente, maior fluxo de inovação. Nesses termos, o objetivo do presente trabalho é demonstrar que a garantia do direito à saúde da população que sofre de doenças negligenciadas não passa apenas por alterações no sistema de propriedade intelectual. Como tais doenças caracterizam-se por gerar exclusão social e tratamento através de medicamentos arcaicos, dolorosos e desumanos, a falta de pesquisas e de medicamentos para tais doenças tem forte relação com o fato de não se reconhecer como seres humanos as pessoas que sofrem deste mal. Assim, através de uma metodologia científica de análise de conteúdo, o presente trabalho buscará analisar criticamente novos mecanismos colaborativos e cooperativos criados a partir da percepção da necessidade de se alterar um quadro injusto de exclusão social para a superação do problema da falta de pesquisa e produção de fármacos para doenças negligenciadas.

TecMinho- Associação Universidade- Empresa para o Desenvolvimento : a comunicação estratégica aplicada a Ideias de negócio

O estágio curricular, inserido na componente não-lectiva do mestrado em Comunicação Estratégica é a ferramenta principal no desenvolvimento deste relatório. A TecMinho- Associação Universidade -Empresa para o Desenvolvimento, onde decorreu o estágio, é uma instituição de vanguarda, que promove a inovação, o empreendedorismo e o desenvolvimento de diferentes competências. Foca-se em diversas vertentes, desde a investigação e tecnologias, à formação, o empreendedorismo e a planos de negócio para empresas. Uma atividade particularmente relevante é o programa IdeaLab, um acelerador de ideias de negócio, que oferece aos promotores conhecimentos e ferramentas que lhes permite melhorar a concepção de produtos e serviços, e de ideias inovadoras, de modo a reforçar a sua proposta de valor. Neste programa são destacadas as competências empreendedoras através de workshops temáticos, coaching, networking e pré-incubação.

Licenciamento provisório da patente: inibidores de protease no tratamento da Hepatite C crônica

Pós-graduação em Pesquisa e Desenvolvimento (Biotecnologia Médica) - FMB

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inalámbricas para aplicaciones de altas prestaciones, y computación distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos autónomos distribuidos de altas prestaciones (por sus siglas en inglés, High-Performance Autonomous Distributed Systems (HPADS)), así como su evolución hacia el procesamiento de alta resolución. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energética, la capacidad de cómputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptación, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluación. Esta clase de sistemas suele formar parte de sistemas más complejos llamados sistemas ciber-físicos (por sus siglas en inglés, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones médicas, fabricación, o aplicaciones aeroespaciales, entre otras muchas. Para el diseño de este tipo de sistemas, aspectos tales como la confiabilidad, la definición de modelos de computación, o el uso de metodologías y/o herramientas que faciliten el incremento de la escalabilidad y de la gestión de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus características pueden ser aplicables en el campo de los CPSs, así como en la propuesta de un nuevo diseño de plataforma de altas prestaciones que se ajuste mejor a los nuevos y más exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripción, implementación y validación de la plataforma propuesta, así como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el diseño de la plataforma propuesta se enumeran a continuación: • Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energético y capacidad de cómputo. • Propuesta de técnicas de gestión del consumo de energía en cada etapa del perfil de trabajo de la plataforma. •Propuestas para la inclusión de reconfiguración dinámica y parcial de la FPGA (por sus siglas en inglés, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecución y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, así como en la adquisición y comunicación de los mismos, además de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas están migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas híbridos hardware-software que incluyen varios procesadores, o varios procesadores y lógica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en inglés, System on Chip (SoC)) que incluyen procesadores embebidos y lógica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energético, precio, capacidad de cómputo y flexibilidad. Estos buenos resultados son aún mejores cuando las aplicaciones tienen altos requisitos de cómputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como único procesador, así como un diseño compatible con la plataforma para redes de sensores inalámbricas desarrollada en el Centro de Electrónica Industrial de la Universidad Politécnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opción en cuanto a consumo y cantidad de recursos integrados, cuando además, permite el uso de reconfiguración dinámica y parcial. Es importante resaltar que aunque los valores de consumo son los mínimos para esta familia de componentes, la potencia instantánea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma autónoma, y en la mayoría de los casos alimentados por baterías. Por esta razón, es necesario incluir en el diseño estrategias de ahorro energético para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentación de forma que sólo aquellos elementos que sean estrictamente necesarios permanecerán alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operación y así optimizar enormemente el consumo de energía. El hecho de apagar la FPGA para ahora energía durante los periodos de inactividad, supone la pérdida de la configuración, puesto que la memoria de configuración es una memoria volátil. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguración total de la plataforma una vez encendida, en este trabajo, se incluye una técnica para la compresión del archivo de configuración de la FPGA, de forma que se consiga una reducción del tiempo de configuración y por ende de la energía consumida. Aunque varios de los requisitos de diseño pueden satisfacerse con el diseño de la plataforma HiReCookie, es necesario seguir optimizando diversos parámetros tales como el consumo energético, la tolerancia a fallos y la capacidad de procesamiento. Esto sólo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral está centrada en el diseño de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de Cómputo, Confiabilidad y Consumo de energía) para la mejora de estos parámetros por medio de un uso dinámico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicación tipo bus, preparada para dar soporte para la gestión dinámica de los recursos internos de la FPGA en tiempo de ejecución gracias a la inclusión de reconfiguración dinámica y parcial. Gracias a esta capacidad de reconfiguración parcial, es posible adaptar los niveles de capacidad de procesamiento, energía consumida o tolerancia a fallos para responder a las demandas de la aplicación, entorno, o métricas internas del dispositivo mediante la adaptación del número de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el diseño de la arquitectura, su implementación en la plataforma HiReCookie, así como en otra familia de FPGAs, y su validación por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: • Proponer una metodología basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en inglés, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecución, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el código de aplicación. • Proponer un diseño y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma dinámica dependiendo bien de parámetros externos o bien de parámetros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura serán posibles gracias a la reconfiguración dinámica y parcial de aceleradores hardware en tiempo real. • Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimización de las transacciones en ráfaga de datos hacia los aceleradores. •Aprovechar las ventajas ofrecidas por la aceleración lograda por módulos puramente hardware para conseguir una mejor eficiencia energética. • Ser capaces de cambiar los niveles de redundancia de hardware de forma dinámica según las necesidades del sistema en tiempo real y sin cambios para el código de aplicación. • Proponer una capa de abstracción entre el código de aplicación y el uso dinámico de los recursos de la FPGA. El diseño en FPGAs permite la utilización de módulos hardware específicamente creados para una aplicación concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de propósito general. Además, algunas FPGAs permiten la reconfiguración dinámica y parcial de ciertas partes de su lógica en tiempo de ejecución, lo cual dota al diseño de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de añadir bloques prediseñados y poder formar sistemas en chip de una forma más o menos directa. Sin embargo, la forma en la que estos módulos hardware están organizados dentro de la arquitectura interna ya sea estática o dinámicamente, o la forma en la que la información se intercambia entre ellos, influye enormemente en la capacidad de cómputo y eficiencia energética del sistema. De la misma forma, la capacidad de cargar módulos hardware bajo demanda, permite añadir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al diseño de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el diseño de un bloque hardware no es sólo su propio diseño, sino también el diseño de sus interfaces, y en algunos casos de los drivers software para su manejo. Además, al añadir más bloques, el espacio de diseño se hace más complejo, y su programación más difícil. Aunque la mayoría de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en inglés, Intelectual Property) comerciales y plantillas para ayudar al diseño de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gestión dinámica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computación, consumo energético y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una solución de compromiso entre estos tres parámetros. Mediante el uso de la reconfiguración dinámica y parcial y una mejora en la transmisión de los datos entre la memoria principal y los aceleradores, es posible dedicar un número variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variación en el tiempo del número de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleración, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero óptimo de recursos para una tarea mejora el consumo energético ya que bien es posible disminuir la potencia instantánea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos límites lógicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el código de aplicación. A este respecto, se incluyen distintos niveles de transparencia: • Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el código de aplicación sufra ningún cambio. • Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el código de aplicación. • Transparencia a la replicación: es posible usar múltiples instancias de un mismo módulo bien para añadir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el código de aplicación cambie. • Transparencia a la posición: la posición física de los módulos hardware es arbitraria para su direccionamiento desde el código de aplicación. • Transparencia a los fallos: si existe un fallo en un módulo hardware, gracias a la redundancia, el código de aplicación tomará directamente el resultado correcto. • Transparencia a la concurrencia: el hecho de que una tarea sea realizada por más o menos bloques es transparente para el código que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos líneas diferentes. En primer lugar, con el diseño de la plataforma HiReCookie y en segundo lugar con el diseño de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuación. • Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o División de la arquitectura en distintas islas de alimentación. o Implementación de los diversos modos de bajo consumo y políticas de despertado del nodo. o Creación de un archivo de configuración de la FPGA comprimido para reducir el tiempo y el consumo de la configuración inicial. • Diseño de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computación y modos de ejecución inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un número variable de bloques de hilos por cada unidad de ejecución. o Estructura para optimizar las transacciones de datos en ráfaga proporcionando datos en cascada o en paralelo a los distinto módulos incluyendo un proceso de votado por mayoría y operaciones de reducción. o Capa de abstracción entre el procesador principal que incluye el código de aplicación y los recursos asignados para las diferentes tareas. o Arquitectura de los módulos hardware reconfigurables para mantener la escalabilidad añadiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterización online de las tareas para proporcionar información a un módulo de gestión de recursos para mejorar la operación en términos de energía y procesamiento cuando además se opera entre distintos nieles de tolerancia a fallos. El documento está dividido en dos partes principales formando un total de cinco capítulos. En primer lugar, después de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el diseño de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energético y se muestran casos de uso de la plataforma así como pruebas de validación del diseño. La segunda parte del documento describe la arquitectura reconfigurable, su implementación en varias FPGAs, y pruebas de validación en términos de capacidad de procesamiento y consumo energético, incluyendo cómo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los capítulos a lo largo del documento son los siguientes: El capítulo 1 analiza los principales objetivos, motivación y aspectos teóricos necesarios para seguir el resto del documento. El capítulo 2 está centrado en el diseño de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energía. El capítulo 3 describe la arquitectura reconfigurable ARTICo3. El capítulo 4 se centra en las pruebas de validación de la arquitectura usando la plataforma HiReCookie para la mayoría de los tests. Un ejemplo de aplicación es mostrado para analizar el funcionamiento de la arquitectura. El capítulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y líneas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: • Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. • Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. • Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. • Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: • Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. • Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. • Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. • Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. • Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. • Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: • Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. • Performance transparency: the system must reconfigure itself as load changes. • Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. • Location transparency: resources are accessed with no knowledge of their location by the application code. • Failure transparency: task must be completed despite a failure in some components. • Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: • Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. • The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.

La ley de propiedad intelectual y su repercusión en la actividad de las bibliotecas

[ES]Se analizan las repercusiones que la legislación y las nuevas tecnologías tienen en las bibliotecas en relación a la propiedad intelectual. También se examina el papel que han de tener las bibliotecas en la gestión de aspectos de la propiedad intelectual y las opciones alternativas de publicación en el ámbito académico (Open Access, repositorios)

Propriedade intelectual e preservação do meio ambiente no sistema multilateral de comércio

As discussões sobre as relações entre o Acordo TRIPS e a Convenção sobre a Diversidade Biológica (CDB) encontram-se na agenda internacional desde a realização da IV Conferência Ministerial da Organização Mundial do Comércio, ocorrida em novembro de 2001, em Doha no Catar. Apesar da considerável atenção que o tema tem recebido nos fóruns internacionais, o debate sobre o tratamento adequado da questão persiste sem solução. A presente tese apresenta uma abrangente análise das conexões que existem entre a proteção dos direitos de propriedade intelectual e a conservação da diversidade biológica. Além disso, a partir de uma análise de conceitos de propriedade intelectual como patentes, indicações geográficas, transferência de tecnologia e propriedade comunitária de conhecimentos tradicionais, destacam-se elementos necessários para o uso sustentável e conservação dos recursos biológicos.

Una visión crítica de los Derechos de Propiedad Intelectual

[ES]En los últimos años la ciencia ha avanzado a pasos agigantados y el obsoleto sistema de protección de los derechos sobre bienes intangibles no es capaz de afrontar los retos de las nuevas tecnologías. Las patentes, los derechos de autor etc. no son más que un mecanismo de control al servicio de las grandes multinacionales y gobiernos occidentales, que permiten que este tipo de monopolios sobre bienes intangibles pongan límites a los avances tecnológicos y el desarrollo, sobre todo en las naciones menos favorecidas.

Open innovation e os direitos da propriedade intelectual: interseção ou dicotomia? A atuação dos instrumentos contratuais na promoção da inovação aberta

A presente dissertação busca analisar os aspectos subjacentes à emergência de um novo paradigma no que tange à inovação: open innovation (ou inovação aberta). Tendo em vista que o estudo comporta a necessidade de conceituação, importa observar que atualmente o conhecimento se mostra difundido entre inúmeras fontes. Sendo assim, a ideia de uma estrutura totalmente vertical e autossuficiente de pesquisa e desenvolvimento, inerente aos modelos fulcrados no paradigma anterior (closed innovation ou inovação fechada), vem dando lugar à crença de que ideias valiosas podem surgir tanto internamente quanto externamente, da mesma maneira que as inovações resultantes das atividades empresariais podem chegar ao mercado por caminhos internos e externos. Essa abordagem atribui grande relevância ao intercâmbio de conhecimento e à perspectiva colaborativa, destacando como principal vantagem a diminuição dos custos com pesquisa e desenvolvimento. Dentre os vários pontos de distinção entre os referidos paradigmas encontra-se a função a ser desempenhada pela propriedade intelectual. Por conseguinte, o objetivo desta dissertação consiste em investigar como a propriedade intelectual funciona dentro da lógica pela qual se orienta a inovação aberta, isto é, se ela impede o fluxo de conhecimento entre os diversos agentes do mercado envolvendo tecnologia ou, ao contrário, se a proteção formal desses ativos intangíveis é o elemento que permite tal intercâmbio. Nesses termos, busca-se demonstrar que as sociedades empresárias adotantes desse modelo aberto abordam a questão da titularidade de direitos de propriedade intelectual como ponto crucial à consecução de práticas baseadas em inovação aberta, as quais se instrumentalizam a partir de contratos formais. Importa observar que, através de uma metodologia científica de análise de conteúdo, toda a investigação em curso se perfaz tendo em conta a empresa enquanto conceito dinâmico dentro do contexto da manifestação do mercado como um fenômeno poliédrico, o qual, em se tratando de temas como propriedade intelectual, será orientado para a inovação. Desta feita, a conclusão da pesquisa indica que os direitos da propriedade intelectual são importantes ativos em uma lógica de open innovation, pois esta não advoga a extinção da propriedade intelectual, mas a flexibilização de sua exploração.

Emergencias de la mediación intelectual. "La Revista de América" (París, 1912-1914) y la red de escritores latinoamericanos en Europa a comienzos del siglo XX

Este trabajo estudia el proyecto editorial de la Revista de América (1912-1914), fundada en París y dirigida por Francisco García Calderón. Mi propósito es analizar el modo en que muchos de los vínculos entre los escritores latinoamericanos radicados en París entre fines del siglo XIX y la Primera Guerra Mundial se materializaron en la edición de revistas. Propongo examinar las estrategias de difusión de las producciones latinoamericanas en el Viejo Continente, como así también algunos aspectos ideológicos y de intervención intelectual que la revista llegó a articular. En un primer momento, me detengo en los rasgos materiales tanto del proyecto editorial de la revista como de los vínculos entre los latinoamericanos desterrados. Luego indago las distintas formas de mediación crítica, por un lado, y cultural, por otro, que la revista escenificó y, en algunos casos, desarrolló activamente. En efecto, la revista de García Calderón vuelve visible una dimensión mediadora en varios sentidos: mediación crítica entre productores y lectores, pues se propuso como instancia de difusión, al convocar a “a los mejores escritores latinoamericanos”. Al mismo tiempo, propuso otras dos mediaciones: entre pares, al funcionar como consagradora, seleccionando y agrupando simbólicamente a los escritores de cada país latinoamericano. Finalmente, una mediación intercontinental entre culturas en la contemporaneidad, que intentó acercar dos gestos en la acción de la revista: una legitimación del pensamiento y el arte “de ultramar” y una valoración de los desarrollos artísticos europeos del presente.

O papel da propriedade intelectual na integração económica regional : lições para a SADC

Tese de doutoramento, Direito (Ciências Jurídico-Económicas), Universidade de Lisboa, Faculdade de Direito, 2014

Propiedad intelectual y conocimientos tradicionales: balances, realidades y perspectivas

La presente monografía de grado, llevó a cabo un análisis sobre la situación actual de los conocimientos tradicionales frente a la propiedad intelectual, tomando en cuenta sus antecedentes y sus proyecciones en un entorno siempre cambiante, en el cual, por momentos pareciese que éstos no tuvieran la suficiente atención que merecen. A lo largo del texto se podrán ver los avances de la Organización Mundial de la Propiedad Intelectual en promoción de políticas públicas; así como de otros organismos.

Ética hacker y propiedad intelectual: una nueva perspectiva para abordar la normatividad sobre derechos de autor en el espacio digital

En el presente texto se busca mostrar las capacidades explicativas que puede tener la conjunción entre las perspectivas de la ética hacker y la defensa de la propiedad intelectual para dar cuenta de las reacciones generalizadas de rechazo ante las normatividades de derechos de autor en el espacio digital. Así, se lleva a cabo un resumen de los principios de cada una de estas perspectivas dando cuenta de sus capacidades explicativas y características teóricas para, posteriormente, aplicarlas a la realidad empresarial, laboral y de opinión en el marco social contemporáneo. Cómo conclusión de este trabajo se logra observar que a pesar de que en principio ambas perspectivas podrían parecer contradictorias, existen aspectos comunes que permiten vislumbrar como un trabajo en conjunto permitiría generar normatividades que se acoplen a las realidades contemporáneas.